Skip to content
项目
群组
代码片段
帮助
当前项目
正在载入...
登录 / 注册
切换导航面板
P
pytensor
项目
项目
详情
活动
周期分析
仓库
仓库
文件
提交
分支
标签
贡献者
图表
比较
统计图
议题
0
议题
0
列表
看板
标记
里程碑
合并请求
0
合并请求
0
CI / CD
CI / CD
流水线
作业
日程
统计图
Wiki
Wiki
代码片段
代码片段
成员
成员
折叠边栏
关闭边栏
活动
图像
聊天
创建新问题
作业
提交
问题看板
Open sidebar
testgroup
pytensor
Commits
e6c2fbc9
提交
e6c2fbc9
authored
10月 12, 2021
作者:
Alex Fan
提交者:
Brandon T. Willard
10月 19, 2021
浏览文件
操作
浏览文件
下载
电子邮件补丁
差异文件
avoid appending -m64 to CXXFLAGS for riscv
gcc for riscv does not have this flag
上级
fa40b9bc
显示空白字符变更
内嵌
并排
正在显示
1 个修改的文件
包含
4 行增加
和
4 行删除
+4
-4
cmodule.py
aesara/link/c/cmodule.py
+4
-4
没有找到文件。
aesara/link/c/cmodule.py
浏览文件 @
e6c2fbc9
...
...
@@ -2304,11 +2304,11 @@ class GCC_compiler(Compiler):
# Figure out whether the current Python executable is 32
# or 64 bit and compile accordingly. This step is ignored for
# ARM (32-bit and 64-bit) architectures in order to make
# ARM (32-bit and 64-bit) a
nd RISC-V a
rchitectures in order to make
# Aesara compatible with the Raspberry Pi, Raspberry Pi 2, or
# other systems with ARM processors.
if
not
any
([
"arm"
in
flag
for
flag
in
cxxflags
])
and
not
any
(
arch
in
platform
.
machine
()
for
arch
in
[
"arm"
,
"aarch"
]
# other systems with ARM
or RISC-V
processors.
if
(
not
any
(
"arm"
in
flag
or
"riscv"
in
flag
for
flag
in
cxxflags
))
and
(
not
any
(
arch
in
platform
.
machine
()
for
arch
in
(
"arm"
,
"aarch"
,
"riscv"
))
):
n_bits
=
LOCAL_BITWIDTH
cxxflags
.
append
(
f
"-m{int(n_bits)}"
)
...
...
编写
预览
Markdown
格式
0%
重试
或
添加新文件
添加附件
取消
您添加了
0
人
到此讨论。请谨慎行事。
请先完成此评论的编辑!
取消
请
注册
或者
登录
后发表评论